本發(fā)明屬于功率半導體技術領域,特別涉及一種具有埋層結構的槽柵型MOS。相比傳統(tǒng)的槽柵型,本發(fā)明通過引入在示意圖的x方向和y方向具有不同深度的P型體區(qū),使得槽柵的下方仍為P型區(qū)域,降低了該結構的柵漏電容(Cgd)和柵源電容(Cgs)的比值,在x方向的倒梯形P型體區(qū)還改善了槽柵拐角區(qū)域的峰值電場。通過在外延層區(qū)域加入適當?shù)姆葱吐駥訁^(qū)域,引入了橫向電場,有效地提高其耐壓能力,加入的埋層結構使得槽柵下方的N?外延層區(qū)域可以提高摻雜濃度,降低導通電阻。