Cadence使并發全芯片優化和簽核速度提高10倍


原標題:Cadence使并發全芯片優化和簽核速度提高10倍
Cadence通過其創新的Certus Closure Solution,成功地將并發全芯片優化和簽核速度提高了10倍。這一突破性的解決方案為芯片設計行業帶來了顯著的效率和性能提升。以下是關于Cadence如何實現這一目標的詳細分析:
技術背景:
在芯片設計領域,隨著設計尺寸和復雜性的不斷增長,傳統的設計收斂流程變得越來越耗時和低效。Cadence Certus Closure Solution正是為了解決這一挑戰而誕生的。
解決方案特點:
Cadence Certus Closure Solution是一個完全自動化的環境,實現了設計收斂的自動化,并顯著縮短了整個設計收斂周期。通過該解決方案,從簽核優化到布線、靜態時序分析(STA)和參數提取的整個過程可以在一夜之間完成,相比傳統的數周時間有了極大的提升。
該解決方案支持無限容量的設計優化和簽核,可以勝任大型芯片設計項目。與其他方法和流程相比,它最多可將生產力提高10倍。
并行優化和簽核:
Cadence Certus Closure Solution采用了基于大規模并行技術的新架構,支持真正的全自動化、大規模分布式層級全芯片優化和簽核收斂。通過與Cadence的其他產品如Innovus Implementation System和Tempus Timing Signoff Solution共享同一個引擎,實現了并行全芯片優化,使得模塊所有者無需進行反復迭代,設計師也能快速做出優化和簽核決定。
可擴展架構和增量簽核:
Cadence Certus Closure Solution的分布式分層優化和簽核架構是云執行的理想選擇,既可以在云環境中運行,也可以在本地數據中心環境中運行。此外,它還支持增量簽核,即只針對設計中經過變更的部分提供靈活的重置和替換,進一步加快了最終簽核速度。
行業應用:
Cadence Certus Closure Solution不僅提高了設計收斂的速度和效率,還降低了開發新興應用的復雜性,如超大規模計算、5G通信、移動、汽車和網絡等。這些領域對于設計收斂的速度和準確性有著極高的要求,Cadence Certus Closure Solution的推出為這些領域的發展提供了強有力的支持。
綜上所述,Cadence通過其Certus Closure Solution成功地將并發全芯片優化和簽核速度提高了10倍,為芯片設計行業帶來了革命性的變革。這一解決方案的推出不僅提高了設計收斂的速度和效率,還降低了開發復雜應用的難度,為行業的發展注入了新的活力。
責任編輯:David
【免責聲明】
1、本文內容、數據、圖表等來源于網絡引用或其他公開資料,版權歸屬原作者、原發表出處。若版權所有方對本文的引用持有異議,請聯系拍明芯城(marketing@iczoom.com),本方將及時處理。
2、本文的引用僅供讀者交流學習使用,不涉及商業目的。
3、本文內容僅代表作者觀點,拍明芯城不對內容的準確性、可靠性或完整性提供明示或暗示的保證。讀者閱讀本文后做出的決定或行為,是基于自主意愿和獨立判斷做出的,請讀者明確相關結果。
4、如需轉載本方擁有版權的文章,請聯系拍明芯城(marketing@iczoom.com)注明“轉載原因”。未經允許私自轉載拍明芯城將保留追究其法律責任的權利。
拍明芯城擁有對此聲明的最終解釋權。